Cadence annuncia Tempus Power Integrity, la soluzione per l’analisi di signoff IR Drop timing-aware

• La prima soluzione integrata di power integrity del settore combina STA e analisi della potenza per un signoff più affidabile e completo a 7 nm e a geometrie inferiori
• Riduce i margini di IR Drop per migliorare le caratteristiche di potenza/area senza sacrificare la qualità del signoff nei progetti a bassa tensione realizzati su nodi avanzati
• Utilizza un algoritmo proprietario vectorless per rilevare eventi di commutazione di potenza worst-case, migliorando l’affidabilità dell’analisi di IR Drop senza aumentare il tempo di esecuzione
• Consente agli utenti di identificare e correggere automaticamente le anomalie reali a livello di silicio prima del tapeout

Cadence Design Systems ha annunciato la soluzione di Power Integrity Tempus, il primo tool completo di analisi di integrità del segnale/temporizzazione statica e di analisi di integrità dell’alimentazione che consente agli ingegneri di creare progetti affidabili a 7 nm e a geometrie inferiori.

La soluzione di Power Integrity Tempus è il risultato di un’integrazione tra l’ampiamente utilizzata soluzione Cadence Tempus Timing Signoff e la soluzione di Voltus IC Power Integrity. Utilizzando il nuovo tool, i clienti possono ridurre significativamente i margini di progettazione relativi a IR Drop senza sacrificare la qualità del signoff, migliorando così le caratteristiche di potenza/area. I casi di utilizzo preliminare hanno dimostrato che la soluzione di Tempus Power Integrity è in grado di identificare correttamente gli errori di IR Drop, evitando le anomalie a livello di silicio prima del tapeout e migliorando la frequenza massima fino al 10%.

Per ulteriori informazioni sulla soluzione di integrità dell’alimentazione Cadence Tempus, visitare il sito www.cadence.com/go/TempusPI