Non ci sono prodotti a carrello.
Con l’accelerazione delle esigenze computazionali dovute alle applicazioni di intelligenza artificiale (AI) e di machine learning, la tradizionale memoria DRAM collegata in parallelo presenta un importante ostacolo per le CPU di prossima generazione, che richiedono un numero maggiore di canali di memoria per fornire più larghezza di banda di memoria. Microchip Technology ha annunciato un ampiamento del portafoglio di prodotti per data center e il suo ingresso nel mercato delle infrastrutture di memoria con il primo controller di memoria seriale disponibile sul mercato. Il dispositivo SMC 1000 8x25G consente alle CPU e ad altri SoC di utilizzare quattro volte i canali di memoria della DRAM DDR4 collegata in parallelo, a parità di footprint. I controller di memoria seriale di Microchip offrono a queste piattaforme ad alta intensità di calcolo maggiore larghezza di banda di memoria e bassissima latenza. Poiché il numero di core di elaborazione all’interno delle CPU è in continuo aumento, la larghezza di banda di memoria media disponibile per ciascun core di elaborazione è diminuita perché i dispositivi CPU e SoC non possono scalare il numero di interfacce DDR parallele su un singolo chip per soddisfare le esigenze del crescente numero di core. Il dispositivo SMC 1000 8x25G gestisce la CPU con linee e bridge a 25 Gbps conformi alla 8-bit Open Memory Interface (OMI) tramite un’interfaccia DDR4 3200 a 72 bit. Il risultato è una riduzione significativa del numero di CPU host o pin SoC pin per canale di memoria DDR4, consentendo più canali di memoria e aumentando la larghezza di banda di memoria disponibile.
Una CPU o un SoC con supporto OMI può utilizzare un’ampia gamma di tipi di media con costi, potenza e prestazioni differenti, senza dover integrare un controller di memoria per ogni tipo. Al contrario, le interfacce di memoria CPU e SoC oggi sono in genere bloccate su protocolli di interfaccia DDR specifici, come DDR4, con velocità di interfaccia specifiche.
Le applicazioni per data center con il SMC 1000 8x25G richiedono prodotti di memoria DDIMM basati su OMI per offrire la stessa larghezza di banda ad alte prestazioni e risultati a bassa latenza degli odierni prodotti di memoria basati su DDR parallelo. SMC 1000 8x25G di Microchip presenta un innovativo design a bassa latenza incrementale inferiore di quattro volte rispetto a un controller tradizionale DDR con LRDIMM. Ciò si traduce in prodotti DDIMM basati su OMI con prestazioni di larghezza di banda e latenza praticamente identiche a prodotti LRDIMM comparabili.
“Microchip è entusiasta di presentare sul mercato il primo dispositivo di controller di memoria seriale del settore“, ha affermato Pete Hazen, vicepresidente dell’unità di business Data Center Solutions di Microchip. “Le nuove tecnologie di interfaccia di memoria come Open Memory Interface (OMI) consentono un’ampia gamma di applicazioni SoC per supportare i crescenti requisiti di memoria delle applicazioni per data center ad alte prestazioni. L’ingresso di Microchip nel mercato delle infrastrutture di memoria sottolinea il nostro impegno a migliorare le prestazioni e l’efficienza nel data center “.
“I requisiti di carico di lavoro dei clienti IBM sono sempre più ad alta intensità di memoria, motivo per cui abbiamo preso la decisione strategica per le interfacce di memoria del processore POWER di utilizzare interfacce standard OMI per aumentare la larghezza di banda della memoria“, ha affermato Steve Fields, capo architetto di IBM Power Systems. “IBM apprezza la partnership con Microchip per fornire questa soluzione.”
SMART Modular, Micron e Samsung Electronics stanno costruendo più moduli di memoria differenziale Dual-Inline a 84 pin (DDIMM) con capacità da 16 GB a 256 GB, in conformità con il fattore di forma DDIMM standard JEDEC DDR5. Questi DDIMM sfrutteranno SMC 1000 8x25G e si collegheranno perfettamente a qualsiasi interfaccia a 25 Gbps conforme OMI.
“Lo standard Open Memory Interface (OMI) offre un’interfaccia di memoria seriale ad alta efficienza, in modo che un’ampia gamma di applicazioni CPU e SoC sia in grado di ridimensionare la larghezza di banda della memoria e di passare senza soluzione di continuità tra un numero crescente di supporti emergenti di memoria e archiviazione“, ha affermato Myron Slota, presidente del consorzio OpenCAPI. “Il consorzio OpenCAPI fornisce IP host e target esenti da royalty, oltre a guidare una vasta serie di iniziative per garantire la conformità agli standard”.
Strumenti di sviluppo
Per supportare i clienti nella costruzione di sistemi conformi allo standard OMI, SMC 1000 viene fornito con strumenti di diagnostica, debug, configurazione e analisi con un’interfaccia grafica intuitiva.
