Non ci sono prodotti a carrello.
Cadence Design ha annunciato la nuova soluzione di test Modus.
Modus consente ai progettisti di ridurre fino al 3 volte i tempi di test, riducendo in tal modo i costi dei test di produzione e aumentando i margini di profitto del silicio. Questa soluzione di test di nuova generazione incorpora l’architettura physically-aware 2D Elastic Compression (in attesa di brevetto), la quale consente di ottenere rapporti di compressione superiori a 400X senza influire sulle dimensioni del progetto o sul routing.
Per affrontare le sfide imposte dal collaudo dei progetti complessi, la soluzione di test Cadence Modus include le seguenti funzionalità innovative:
- Compressione 2D: La logica di compressione di scan forma una griglia bidimensionale physically-aware sul floorplan del chip, consentendo di ottenere elevati rapporti di compressione e percorsi di lunghezza ridotta. A rapporti di compressione 100X, la lunghezza delle interconnessioni per la compressione 2D può essere fino a 2,6x inferiore rispetto alle attuali architetture di compressione di scansione. Compressione elastica: Registri incorporati nella logica di decompressione consentono di mantenere la copertura a rapporti di compressione superiori a 400X attraverso la gestione dei bit di controllo in modo sequenziale su più cicli di scansione durante la generazione automatica del pattern di test (ATPG).
- Supporto bus di memoria embedded: Un bus di accesso di test condiviso può essere inserito per effettuare dei cicli PMBIST (programmable memory built-in self test) alla velocità reale su più memorie embedded di un core IP. Questa caratteristica correda anche i nuovi algoritmi programmabili di test per SRAM FinFET e per applicazioni di sicurezza automotive.
- Potente ambiente comune di scripting e debug: Per l’inserimento di logica DFT (design for test) e di capacità ATPG è possibile utilizzare un nuovo ambiente TCL unificato di scripting e debug condiviso con la soluzione di sintesi Cadence Genus, con il sistema di implementazione Innovus e con la soluzione per il signoff del timing Tempus.
