Software Defined Radio (SDR), seminario gratuito Silica, Xilinx, Analog Devices

Silica, Analog Devices e Xilinx organizzano un seminario gratuito sulla Software Defined Radio (SDR) argomento che permetterà di entrare nel dettaglio teorico/tecnico delle comunicazioni wireless nel range 400MHz – 4GHz. Durante la giornata gli specialisti di Analog Devices e Xilinx analizzeranno argomenti quali conversione High Speed, JESD204B, componenti strategici nella catena del segnale, board FMC, Driver, Flusso di progetto e tools di sviluppo.

L’Agenda prevede:

• 08:30 Registrazione
• 09:00 High Speed JESD204B and FMC Rapid Systems Development & Integration (presented by Ching Man, Analog Devices, Snr. Applications Engineer). Poiché la risoluzione e la velocità dei convertitori ADC e DAC è aumentata notevolmente, l’esigenza di disporre di un’interfaccia più efficiente e performante è diventata imprescindibile. Questa sessione analizzerà nel dettaglio il nuovo standard/protocollo JESD204B e le board FMC utili per velocizzare le fasi di sviluppo e prototipazione. Verranno inoltre evidenziati alcuni “tips and tricks”, drivers, PCB layout e requisiti HW per l’utilizzo di questa nuova interfaccia seriale ad alta velocità.
• 10:30 Coffee break
• 10:45 Integrated Software Defined Radio (presented by Ching Man, Analog Devices, Snr. Applications Engineer). Questa sessione analizza la catena del segnale analogico high-speed per le comunicazioni wireless: dalla RF alla banda base e l’elaborazione digitale attraverso FPGA. Gli argomenti trattati includono il front-end analogico, la conversione diretta dell’architettura radio, la conversione AD/DA, l’interfacciamento alla FPGA e l’elaborazione digitale. Saranno inoltre analizzate le imperfezioni introdotte dal modulatore/demodulatore con particolare focus sugli effetti delle variazioni di temperatura e frequenza. La board di valutazione utilizzerà l’ultima generazione di convertitori high speed di Analog Devices e la più performante tecnologia System-On-Chip Xilinx (Zynq-7000, Processore ARM Cortex-A9 + FPGA sullo stesso silicio).

• 12:15 Software Defined Radio Demo (presented by Ching Man, Analog Devices, Snr. Applications Engineer). In questa sessione si mostrerà in azione l’ultima generazione di convertitori ad alta velocità Analog Devices, i dispositivi RF e clock sempre di Analog Devices, congiuntamente con il SoC Xilinx Zynq-7000. Inoltre verrà costruito un modello completo di tutto il ricetrasmettitore utilizzando gli strumenti di The MathWorks. Ciò consentirà di provare differenti scenari ed ottimizzare gli algoritmi in banda base. In particolare per l’implementazione degli algoritmi sarà illustrata la tecnica di generazione automatica del codice HDL.
• 13:00 Lunch, Learn and Discuss
• 14:00 Xilinx DSP design flows (presented by D. Bagni, Xilinx DSP Specialist for EMEA). Questa parte del seminario illustrerà il flusso di progettazione DSP di Xilinx per le applicazioni Software Defined Radio: la sinergia tra il model based design realizzato con System Generator for DSP e la sintesi ad alto livello (C-to-RTL) di Vivado HLS accorciano drasticamente i tempi di sviluppo e portano la produttività a livelli straordinari. Verrà in particolare mostrato come un algoritmo descritto in C/C++ viene compilato attraverso Vivado High Level Synthesis generando codice RTL sintetizzabile, aggiunto come un blocco di System Generator per la verifica, e poi implementato utilizzando Vivado Design Suite. La mappatura e lo sharing automatico delle risorse effettuati da Vivado HLS è fondamentale per la conversione di un algoritmo complesso in una soluzione ottimizzata in termini di prestazioni e risorse impiegate. Saranno inoltre presentati i nuovi Tools ad alto livello recentemente introdotti da Xilnx: SDSoC per il partizionamento HW / SW su dispositivi della famiglia Zynq edSDAccel, ambiente di sviluppo basato su linguaggio OpenCL.

• 15:30 High Speed Converters: Front-end Design, Conditioning & Clocking (presented by Neha Baheti, Analog Devices, Applications Engineer). La sessione approfondisce gli aspetti relativi alle prestazioni dell’interfaccia JESD204B per i convertitori high speed con particolare focus sulle soluzioni per il front-end: pilotaggio dei convertitori ADC, topologie circuitali, parametri di sistema, implementazione di filtri differenziali per le catene di segnale high speed, condizionamento del segnale d’uscita dei convertitori DAC e riduzione del jitter con soluzioni di clock appropriate. Infine si parlerà di come simulare le prestazioni di un convertitore JESD204B utilizzando una board di sviluppo high speed Analog Devices in combinazione con una FPGA Xilinx.
• 17:00 End

Il Seminario si terrà il 3 febbraio 2016 a Firenze e il 4 febbraio 2016 a Cinisello Balsamo (MI). Questo il link per le iscrizioni.

www.silica.com